用的是拉普拉德的核心板如何开启高速ad转换模式

yangbw4978 · 发表于 2013-1-27 20:36:18

dapan945 · 发表于 2013-5-13 14:37:43

最少需要6个时钟吧

lx1122334 · 发表于 2013-1-28 12:37:55

他家的东西你慎重用。。。

I'M_Not_The · 发表于 2013-1-28 00:57:48

yangbw4978 · 发表于 2013-1-27 21:47:08

洋葱圈发表于 2013-1-27 21:39
改PLL没用，因为BUS CLK是由PLL分频得到，且一般为50MHZ

哦哦懂了谢谢哈

洋葱圈 · 发表于 2013-1-27 21:39:50

yangbw4978 发表于 2013-1-27 21:34
呢我改了pll后还用不用在配置ad的寄存器啊，这块我晕了

改PLL没用，因为BUS CLK是由PLL分频得到，且一般为50MHZ

yangbw4978 · 发表于 2013-1-27 21:34:26

洋葱圈发表于 2013-1-27 21:33
ADC模块有单独的时钟源，可以由BUS CLK分频获得。

呢我改了pll后还用不用在配置ad的寄存器啊，这块我晕了

洋葱圈 · 发表于 2013-1-27 21:33:03

yangbw4978 发表于 2013-1-27 21:21
再请教一下 ad分频刚才我忽然意识到我只是改了pll 但是没有进行ad分频

ADC模块有单独的时钟源，可以由BUS CLK分频获得。

青龙00 · 发表于 2013-1-27 21:21:56

我看的那一份配置的PLL96，在HAL_ADC.c设置的是1/2BUS频率。

yangbw4978 · 发表于 2013-1-27 21:21:13

洋葱圈发表于 2013-1-27 21:18
你可以修改底层库中得LPLD_ADC_Init函数，这样配置以下寄存器，并使用低精度的转换可以尽量提高转换速度：
...

再请教一下 ad分频刚才我忽然意识到我只是改了pll 但是没有进行ad分频

		自动登录	找回密码
密码			注册

用的是拉普拉德的核心板 如何开启高速ad转换模式