用的是拉普拉德的核心板 如何开启高速ad转换模式

yangbw4978

用的是拉普拉德的核心板 如何开启高速ad转换模式

青龙00

我是看书上说“ADC模块的时钟频率最高可配置为50MHz，采样周期是4个时钟”这个不是最快的吗

yangbw4978

青龙00 发表于 2013-1-27 20:58
我是看书上说“ADC模块的时钟频率最高可配置为50MHz，采样周期是4个时钟”这个不是最快的吗

额 我这个手册上只说ad最高频率为18m。。

洋葱圈

你可以修改底层库中得LPLD_ADC_Init函数，这样配置以下寄存器，并使用低精度的转换可以尽量提高转换速度：
//短转换周期、ADC时钟频率=总线频率
ADC_CfgPtr->CONFIG1  = ADLPC_NORMAL | ADC_CFG1_ADIV(ADIV_1) | ADLSMP_SHORT
                              | ADC_CFG1_ADICLK(ADICLK_BUS);  
//关闭硬件平均
ADC_CfgPtr->STATUS3  = CAL_OFF | ADCO_SINGLE | AVGE_DISABLED;

yangbw4978

洋葱圈 发表于 2013-1-27 21:18
你可以修改底层库中得LPLD_ADC_Init函数，这样配置以下寄存器，并使用低精度的转换可以尽量提高转换速度：
...

再请教一下 ad分频 刚才我忽然意识到我只是改了pll 但是没有进行ad分频

青龙00

我看的那一份配置的PLL96，在HAL_ADC.c设置的是1/2BUS频率。

洋葱圈

yangbw4978 发表于 2013-1-27 21:21
再请教一下 ad分频 刚才我忽然意识到我只是改了pll 但是没有进行ad分频

ADC模块有单独的时钟源，可以由BUS CLK分频获得。

yangbw4978

洋葱圈 发表于 2013-1-27 21:33
ADC模块有单独的时钟源，可以由BUS CLK分频获得。

呢我改了pll后还用不用在配置ad的寄存器啊，这块我晕了

洋葱圈

yangbw4978 发表于 2013-1-27 21:34
呢我改了pll后还用不用在配置ad的寄存器啊，这块我晕了

改PLL没用，因为BUS CLK是由PLL分频得到，且一般为50MHZ

yangbw4978

洋葱圈 发表于 2013-1-27 21:39
改PLL没用，因为BUS CLK是由PLL分频得到，且一般为50MHZ

哦哦 懂了 谢谢哈