mc9s12dg128的时钟初始化程序

demon

<><FONT color=#2b91d5 size=4><STRONG>1.代码:</STRONG></FONT></P><P><FONT color=#2b91d5 size=4><STRONG>REFDV=3;<BR>&nbsp;SYNR=7; <BR>&nbsp;while(CRGFLG_LOCK==0);//等待直到稳定<BR>&nbsp;CLKSEL=0x80;&nbsp; &nbsp;</STRONG></FONT></P><P><FONT color=#2b91d5 size=4><STRONG>2.解释:</STRONG></FONT></P><P><STRONG><FONT color=#2b91d5 size=4>这是初始化时钟的程序,主要原理是设置锁相环寄存器,以下是得到的系统时钟的计算公式:</FONT></STRONG></P><P><FONT color=#2b91d5 size=4><STRONG>PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)</STRONG></FONT></P><P><FONT color=#2b91d5 size=4><STRONG>其中</STRONG></FONT><FONT color=#2b91d5 size=4><STRONG>OSCCLK是外时钟频率,如果它为8M,则上例得到的结果为</STRONG></FONT></P><P><STRONG><FONT color=#2b91d5 size=4>PLLCLK=2*8*(7+1)/(3+1)=32M 基本达到mc9s12dg128的上限</FONT></STRONG></P>

demon

超频时用呀

Anlaen

<>16兆似乎可以超到40兆左右。</P>

superyongzhe

16M的晶振应该可以超到48M吧！

Anlaen

<>理论上是这么高。</P>

auto

我用到过48M,有时候不稳定,但是40M是十稳定的

hulin

<><STRONG><FONT color=#2b91d5 size=4>OSCCLK</FONT></STRONG>是外接晶振的频率吗?</P>

demon

<>是外接晶振频率的一半</P>

雪狼

<>我对时钟还有一点问题 下面的程序段</P><P>{</P><P>SYNR = 4；</P><P>REFDV = 1;<BR>&nbsp;&nbsp;<BR>&nbsp;while(!CRGFLG_LOCK);// 等待系统时钟稳定</P><P><BR>&nbsp; CLKSEL_PLLSEL = 1;// 选择ＰＬＬ时钟作为系统时钟&nbsp;</P><P>}</P><P>那么BusClock为多少</P><P>谢谢</P><P>&nbsp;<BR>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</P>

雪狼

<>请问</P><P>确定OSCCLK是外部晶振的一半么？</P><P>那么下面的程序段<BR><BR>{<BR><BR>SYNR = 4；<BR><BR>REFDV = 1;<BR><BR>while(!CRGFLG_LOCK);// 等待系统时钟稳定<BR><BR><BR>CLKSEL_PLLSEL = 1;// 选择ＰＬＬ时钟作为系统时钟 <BR><BR>}<BR><BR>那么BusClock为多少<BR><BR>谢谢<BR></P>