关于PLL超频的个人心得

xiaohaipolang

你果然是牛人

单尾鱼

这样啊

librae8226

谢谢！@！！！

justing88

编辑过的就是爽

panpan0823

新手，刚刚开始研究程序~发现老手就是不一样，细致入微，多多学习

jacklgl

这贴不能不顶啊

jacklgl

这贴不能不顶啊

632693521

大虾啊，受教了！

632693521

回复 1# chenrunshe_007

先回答你的两个问题：
第一，当然是追求稳定更重要些，一切比赛，首要目的是要成功跑完全场，然后再追求速度；前者没问题情况下才考虑速度；个人理解！
第二，超频多了当然会导致系统运行不稳定，一般来说，好些器件，程序用不了那么高的超频，而且，若是搞的话，在ATD，PWM等模块分频时还要麻烦些，而且一些通道处理速度没那么快，例如，对于AD转换来说，它的转换周期包括采样时间和运算时间。如果频率太高，则采样时间过短。这对于输出阻抗比较大或信号频率比较高的信号来说，就会产生较大的采样误差，那么AD转换的精度就会受较大的影响。
本人关于PLL还是有些问题不懂，还希望你多多指教：
                当你选择倍频时（PLLSEL＝1），你的系统频率是等于锁相环频率(PLLCLK)，
                当你不选择倍频时（PLLSEL＝0），你的系统频率是等于振荡器频率(OSCCLK)，而你的总线频率（Bus Clock）是始终等于你系统频率的1/2;    OSCCLK（振荡器频率，即你的晶振）
      问题1：若是一般不设置的话，PLLSEL默认是？；若是0的话，我用的是xs128的板子，16M晶振，那么Bus Clock=8M？那设置PLL还有什么意义？
     问题2：楼上说想提高超频，那不知可提高频率不要超过VCO的上限，是多少？？fVCO= 2*fOSC*(SYNDIV + 1)/(REFDIV + 1);fPLL= fVCO/(2 × POSTDIV);fBUS= fPLL/2 ；与PLLCLK = 2 x OSCCLK x [SYNR + 1]/[REFDV + 1] 岂不是不一样？不知道两者的区别，是型号不同的原因吗？？
   问题3：POSTDIV是指？一般编程我也没用到这个，用的是REFDV寄存器；
  问题比较碎，谢谢了！！

蓝海之鸟

哈哈，受教了。