智能车制作

 找回密码
 注册

扫一扫,访问微社区

123
返回列表 发新帖
楼主: wgggfiy
打印 上一主题 下一主题

[单片机] OSCCLK是外部晶振频率的一半??

  [复制链接]

5

主题

77

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
423
QQ
威望
232
贡献
131
兑换币
0
注册时间
2011-11-21
在线时间
30 小时
21#
发表于 2011-12-22 09:12:22 | 只看该作者
嗯,学习了。。。。
回复

使用道具 举报

22

主题

321

帖子

0

精华

常驻嘉宾

Rank: 8Rank: 8

积分
3258

论坛元老奖章在线王奖章活跃会员奖章优秀会员奖章

QQ
威望
1776
贡献
824
兑换币
625
注册时间
2011-9-30
在线时间
329 小时
22#
发表于 2012-4-4 15:17:15 | 只看该作者
qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟,系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

那请问f(vco)是什么频率呢?
回复

使用道具 举报

0

主题

1

帖子

0

精华

注册会员

Rank: 2

积分
133
威望
103
贡献
28
兑换币
2
注册时间
2012-5-4
在线时间
1 小时
毕业学校
山东理工大学
23#
发表于 2012-5-28 17:03:59 | 只看该作者
很清晰,谢谢!
回复

使用道具 举报

2

主题

14

帖子

0

精华

高级会员

Rank: 4

积分
939
威望
415
贡献
204
兑换币
219
注册时间
2012-10-22
在线时间
160 小时
24#
发表于 2012-11-12 19:34:35 | 只看该作者
pllsel复位后为0
回复

使用道具 举报

0

主题

1

帖子

0

精华

注册会员

Rank: 2

积分
51
威望
27
贡献
16
兑换币
15
注册时间
2012-12-23
在线时间
4 小时
25#
发表于 2012-12-23 20:37:55 | 只看该作者
qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟,系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

翻了40多页,就想搞清概念,终于让我看见了。。。
回复

使用道具 举报

1

主题

7

帖子

0

精华

注册会员

Rank: 2

积分
46
威望
28
贡献
12
兑换币
15
注册时间
2013-10-13
在线时间
3 小时
毕业学校
广西科技大学
26#
发表于 2013-10-13 04:10:53 | 只看该作者
qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟,系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

请问  锁相环频率于系统频率的关系是什么啊?
回复

使用道具 举报

27

主题

332

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1842
威望
967
贡献
517
兑换币
575
注册时间
2012-12-20
在线时间
179 小时
毕业学校
广工
27#
发表于 2013-11-5 16:01:32 | 只看该作者
学习了,多谢
回复

使用道具 举报

1

主题

10

帖子

0

精华

高级会员

Rank: 4

积分
809
威望
624
贡献
155
兑换币
42
注册时间
2014-1-14
在线时间
15 小时
毕业学校
华电
28#
发表于 2014-2-22 21:13:29 | 只看该作者
qnbs1 发表于 2010-3-1 18:35
晶振是外部加入的时钟,系统内部有个锁相环可以倍频你的晶振频率。
倍数由SYNR和REFDV寄存器的值来控制

...

XIEXIE LA
回复

使用道具 举报

2

主题

166

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2237
威望
1070
贡献
701
兑换币
714
注册时间
2012-11-23
在线时间
233 小时
29#
发表于 2014-2-23 12:36:45 | 只看该作者
OSCCLK: 系统时钟,就是外部物理晶振提供的时钟。
PLLCLK: 锁相环时钟,系统时钟经过锁相环频率合成后的时钟。
          锁相环时钟由SYNR·REFDV·POSTDIV三个个寄存器设置。
           SYNR和REFDV两个寄存器专用于VOCCLK的频率计算,计算公式是:
               VOCCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)
          POSTDIV寄存器用于PLLCLK频率的计算,计算公式是:
          PLLCLK=VOCCLK/(2*VOCCLK)
BUSCLK: 总线时钟,程序运行的时钟,总线时钟频率越高,程序运行的速度也越快。
当不使用锁相环时:BUSCLK= OSCCLK/2
当使用锁相环时:BUSCLK= PLLCLK/2
    
PLLSEL 是锁相环使能位 
PLLSEL=0时,系统时钟由外部晶振直接提供,系统内部总线频率=OSCCLK/2(OSCCLK为外部晶振频率)。CLKSEL_PLLSEL=1时,系统时钟由锁相环提供,此时系统内部总线频率=PLLCLK/2 (PLLCLK为锁相环倍频后的频率)
回复

使用道具 举报

19

主题

2430

帖子

0

精华

跨届大侠

这并没有什么卵用.

Rank: 10Rank: 10Rank: 10

积分
6595

论坛元老奖章在线王奖章活跃会员奖章优秀会员奖章

威望
3611
贡献
1592
兑换币
1425
注册时间
2014-7-14
在线时间
696 小时
30#
发表于 2014-9-26 19:45:22 | 只看该作者
zhou040609 发表于 2010-3-5 12:45
使用16MHz晶振
设置
SYNDIV=0x04;

原来我一直都看错寄存器了,看了你这个“0x0”这一部分我才恍然大悟,原来计算的时候我一直都多加了几项,所以配出来的频率一直都是错的。
谢谢你了。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关于我们|联系我们|小黑屋|智能车制作 ( 黑ICP备2022002344号

GMT+8, 2024-12-29 02:14 , Processed in 0.057781 second(s), 30 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表