金牌会员
- 积分
- 2947
- 威望
- 1774
- 贡献
- 469
- 兑换币
- 705
- 注册时间
- 2012-4-22
- 在线时间
- 352 小时
- 毕业学校
- hgd
|
目的是超频至内核200,总线100,flexbus100,flash25;
第一步:#define CORE_CLK_MHZ PLL_200
第二步:将拉普兰德原库函数:LPLD_Set_SYS_DIV(0,3,3,7); //core=200M, bus=50M, FlexBus=50M, Flash Clk=25M
/***++++++++++++++++++++++++修改后++++++++++++++++++++++++++++***/
修改为: LPLD_Set_SYS_DIV(0,1,1,7); //core=200M, bus=100M, FlexBus=100M, Flash Clk=25M
结果:(1)若我全速运行 错误 如图123。(疑问:core_clk_mhz = 200,SIM_CLKDIV1 = 18284544 = 0x1170000;对应outdiv1 = 0,outdiv2 = 1;outdiv3 = 1;outdiv4 = 7;怎么会错误?)
(2)若我单步运行,或在时钟配置时设置断点,正常,如图456
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?注册
x
|