智能车制作

标题: 9s12xs128 时钟分频寄存器的小问题 [打印本页]

作者: 海鹏 时间: 2011-8-10 07:29
标题: 9s12xs128 时钟分频寄存器的小问题
取参考时钟为 2MHz ,利用REFFRQ【1:0】的默认值00，将REFDV设为7，向REFDV寄存器写入0x7，可以使锁相环时钟PLLCLK=80MHz ，达到s12x单片机40MHz内部总线时钟上限。

标记红色部分是不太理解的还望大哥大姐给点建议

作者: 977987060 时间: 2011-11-16 18:31
80MHZ是有公式PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)求得的，SYNR是始终合成寄存器，通过设置SYNR=0X53,REFDV=0X07,就可以得到锁相环始终频率80MHZ。OSCCLK为外部晶振得频率，一般为16MHZ,40MHZ不是上限，还可以提高。

作者: suhuaililulu 时间: 2011-11-16 19:13
最大上线是120M

作者: 电气4王海兵 时间: 2012-10-21 15:43

欢迎光临智能车制作 (http://111.231.132.190/)