超频的相关问题

liruome · 发表于 2008-4-11 00:24:40

<

>PLLCLK = 2 x OSCCLK x [SYNR + 1]/[REFDV + 1]，而BUS CLOCK是由PLLCLK二分频得到的，即BUS CLOCK ＝ PLLCLK/2 当你选择倍频时（PLLSEL＝1），你的系统频率是等于锁相环频率(PLLCLK)，当你不选择倍频时（PLLSEL＝0），你的系统频率是等于振荡器频率(OSCCLK)而你的总线频率（Bus Clock）是始终等于你系统频率的1/2。PLLCLK的极限频率大概是多少？Bus Clock=0.5*PLLCLK     （PLLSEL＝1时），是不是Bus Clock最大极限为48MHz?   Bus Clock为40MHz时能不能稳定运行???

levichen · 发表于 2008-4-11 01:10:08

40MHz的话勉强可以

Roacher · 发表于 2008-4-11 19:13:35

  应该也不用超那么多的，到32会比较稳

walkshow · 发表于 2010-3-29 09:38:02

不是说超到96都可以的嘛，不过我觉得算法精简才是关键哦

myb396 · 发表于 2010-4-23 18:50:05

同意楼上的说法
尽量从算法上来改进

myb396 · 发表于 2010-4-23 18:50:09

同意楼上的说法
尽量从算法上来改进

myb396 · 发表于 2010-4-23 18:50:17

同意楼上的说法
尽量从算法上来改进

myb396 · 发表于 2010-4-23 18:50:22

同意楼上的说法
尽量从算法上来改进

myb396 · 发表于 2010-4-23 18:50:29

同意楼上的说法
尽量从算法上来改进

寻找钢叉的猹 · 发表于 2013-5-10 23:13:57

		自动登录	找回密码
密码			注册

超频的相关问题

相关帖子

Re:超频的相关问题

Re:超频的相关问题