智能车制作

标题: pll [打印本页]

作者: wxl900306 时间: 2012-4-3 20:59
标题: pll
SYNR=0x00 | 0x01;    // VCOFRQ[7:6];SYNDIV[5:0]
void SetBusCLK_16M(void)
{
CLKSEL=0X00;             // disengage PLL to system
PLLCTL_PLLON=1;          // turn on PLL
SYNR=0x00 | 0x01;    // VCOFRQ[7:6];SYNDIV[5:0]
                     // fVCO= 2*fOSC*(SYNDIV + 1)/(REFDIV + 1)
                     // fPLL= fVCO/(2 × POSTDIV)
                     // fBUS= fPLL/2
                     // VCOCLK Frequency Ranges  VCOFRQ[7:6]
                     // 32MHz <= fVCO <= 48MHz 00
                     // 48MHz <  fVCO <= 80MHz 01
                     // Reserved                10
                     // 80MHz <  fVCO <= 120MHz 11
REFDV=0x80 | 0x01;  // REFFRQ[7:6];REFDIV[5:0]
                     // fREF=fOSC/(REFDIV + 1)
                     // REFCLK Frequency Ranges  REFFRQ[7:6]
                     // 1MHz <= fREF <=  2MHz    00
                     // 2MHz <  fREF <=  6MHz    01
                     // 6MHz <  fREF <= 12MHz    10
                     // fREF >  12MHz             11
                     // pllclock=2*osc*(1+SYNR)/(1+REFDV)=32MHz;
POSTDIV=0x00;    // 4:0, fPLL= fVCO/(2xPOSTDIV)
                     // If POSTDIV = $00 then fPLL is identical to fVCO (divide by one).
_asm(nop);       // BUS CLOCK=16M
_asm(nop);
while(!(CRGFLG_LOCK==1));    //when pll is steady ,then use it;
CLKSEL_PLLSEL =1;             //engage PLL to system;
}
谁能告诉我SYNR=0X00|0X01是什么意思吗？主要也就是后面注释里的意思 // VCOFRQ[7:6];SYNDIV[5:0]
为什么是7：6和5：0
新手求指教

作者: 醉清风 时间: 2012-4-3 21:32
SYNR（CRG时钟合成寄存器）：确定PLL的倍频因子并选择VCO频率范围。

作者: wxl900306 时间: 2012-4-3 21:38
大哥这些我都知道啊，我不理解的是这句话VCOFRQ[7:6];SYNDIV[5:0]

作者: 醉清风 时间: 2012-4-4 08:16
--

欢迎光临智能车制作 (http://111.231.132.190/)