智能车制作

标题: 我设置的PLL时钟频率，SCI模块频率对吗？？ [打印本页]

作者: 夏天C的微笑 时间: 2012-3-22 18:56
标题: 我设置的PLL时钟频率，SCI模块频率对吗？？
void PLL_Init(void)
{                                                    //PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)
                                                   //锁相环时钟=2*16*(2+1)/(1+1)=48MHz
   REFDV=1;                               //总线时钟=48/2=24MHz
   SYNR=2;
while(!(CRGFLG&0x08));
   CLKSEL=0x80;
}

void Sci_Init()                               SCI频率和总线频率有什么关系啊？？{  SCI0BD=52;       //我想要SCI=9600bps ，设置SCI0BD应该是多少？？                                                    Baud Rate=BusClock/(16*SCIBD)  SCI0CR1=0x00;       //1个起始位，8个数据位，1个停止位，正常8位模式，无奇偶校验，在等待模式下允许  SCI0CR2=0X2C; //0010 1100 }

作者: 问乐寻音 时间: 2012-3-23 00:16
Rate=BusClock/(16*SCIBD) ，这个就是公式啊，BusClock就是总线时钟，假如需要9600的波特率，24M的总线就有：9600=24 000 000/(16*SCIBD)，用计算器算一下吧。

欢迎光临智能车制作 (http://111.231.132.190/)