智能车制作

标题: 又见PLL [打印本页]
作者: k410533234    时间: 2010-6-2 18:36
标题: 又见PLL
本帖最后由 k410533234 于 2010-6-2 18:38 编辑

那本绿色的书(就是薛涛等编的)上说
设置
REFDV=0x07;   
SYNR=0x53; //SYNR=19;（原书如此应该错了应该SYNR=0x13;吧）      表示时钟周期为80M 总线周期为40M      
但是根据
pllclock=2*osc*(1+SYNR)/(1+REFDV)算出不对啊
求正解
作者: k410533234    时间: 2010-6-3 20:00
自我强顶
作者: cat888    时间: 2010-6-4 13:44
。。。什么点了，还在搞这个，别比赛了。
  1. /* PLL Clock setting 80MHz*/
  2. static void SetBusCLK(void)
  3. {   
  4.   CLKSEL=0X00;                                //disengage PLL to system
  5.   PLLCTL_PLLON=1;                        //turn on PLL

  7.   SYNR =0xc0 | 0x09;  //SYNR=9                       
  8.   REFDV=0x80 | 0x01;  //REFDV=1

  10.   POSTDIV=0x00;       //pllclock=2*osc*(1+SYNR)/(1+REFDV); 2*16*10/2=160
  11.   _asm(nop);          //BUS CLOCK=pllclock/2
  12.   _asm(nop);
  13.   while(!(CRGFLG_LOCK==1));          //when pll is steady ,then use it;
  14.   CLKSEL_PLLSEL =1;                        //engage PLL to system;
  15. }
复制代码




欢迎光临 智能车制作 (http://111.231.132.190/) Powered by Discuz! X3.2